静态时序分析

首页 > 静态时序分析

前言在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业人员不得不面临...

静态时序分析 2009-03-06

SoC验证技术已经落后于设计和制造能力，如何构建更快更好的设计验证方法是当前最大的问题。　　SoC经过近十年的发展，有了广阔的市场。SoC验证研究领域在验证...

SoC 仿真验证静态时序分析软硬件接口 2008-09-19

摘要:利用多片FPGA对SOC系统进行功能验证时,原始的系统分割策略常常导致欠优化的结果,有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上,提出了一...

FPGA验证 SOC 分割静态时序分析路径时延 2007-02-07

摘要:本文介绍了基于深亚微米CMOS工艺ASIC电路设计流程中的静态验证方法。将这种验证方法与以往的动态验证方法进行了比较,结果表明,前者比后者更加高效和准确。...

专用集成电路电路综合静态验证静态时序分析形式验证 2006-12-04

在线研讨会

焦点